高级封装技术将在未来半导体领域扮演重要角色。
在未来五年内，一个系统中芯片数量将从4-10增加到10-30（增长3倍），预计十年后这一数字将进一步增加；在内存方面，新的内存架构将改善内存墙问题，望解决内存容量、速度和功耗成为系统瓶颈的情况；在互联方面，未来十年高级封装的互联线数量将从1000-2000增加至8000，同时采用新的IO接口技术（如PAM8和高密度WDM光学互联）以提升数据带宽并降低数据移动成本。
这些需求对应了高级封装技术的技术发展，MAPT在高级封装章节提出了未来十年的技术方向。
未来十年高级封装技术的关键技术发展包括：
1. 提高IO密度：将芯片间bump（焊球）间距从100微米减少到25微米，将IO密度提高16倍。
2. 提高IO互联线密度：包括在晶圆正面将当前2-3层线间距大于1微米的顶层铜互联发展为7层线间距小于1微米的铜互联，晶圆背面的RDL层互联从一层升至三层并将线间距从10微米减少到2微米；晶圆间的互联线间距从5微米减少到1微米，互联线密度提高25倍。
3. 革新集成键合技术：从目前基于焊接的键合技术逐步过渡到die-to-wafer和die-to-die的键合技术。新的集成键合技术将是实现高密度IO的核心技术。
